ID do artigo: 000097107 Tipo de conteúdo: Solução de problemas Última revisão: 25/10/2023

Por que a simulação do SDI II Intel® FPGA IP F-Tile falha e não resulta em nenhum vídeo exibido em hardware ao receber o padrão de vídeo SD-SDI na versão 23.2 do Software Intel® Quartus® Prime Pro Edition?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a mudanças do modo enable_port_control_of_cdr_ltr_ltd=Habilitar e bloquear para referência (LTR) no padrão de vídeo PMA/FEC Direct PHY Intel® FPGA IP F-Tile, você pode ver a simulação de SDI II Intel® FPGA IP F-Tile falhará com o padrão de vídeo SD-SDI que não resultará em nenhum vídeo exibido no hardware ao receber o padrão de vídeo SD-SDI na Intel® Quartus® Prime Pro Edition Software versão 23.2.

Resolução

Para contornar esse problema, adicione a seguinte linha no Arquivo de configurações do Quartus (QSF):

set_instance_assignment -name HSSI_PARAMETER "enable_port_control_of_cdr_ltr_ltd=DISABLE" -to <rx_serial_pin_name>

Esse problema foi corrigido a partir da Intel® Quartus® Prime Pro Edition Software versão 23.3.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.