ID do artigo: 000097109 Tipo de conteúdo: Documentação e informações do produto Última revisão: 24/10/2023

Informações incorretas no Guia do usuário do exemplo de projeto do F-Tile SDI II Intel® FPGA IP – Subchapter 1.4. Compilando e testando o design em hardware

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um erro na versão 2023.4.10 do Guia do usuário do exemplo de projeto do F-tile SDI II FPGA IP, as informações sobre a posição dos comutadores no kit de desenvolvimento são declaradas em Subchapter 1.4. A compilação e o teste do projeto no hardware no momento nº 5 estão incorretos.

Resolução

As informações corretas sobre a posição dos comutadores no kit de desenvolvimento conforme abaixo:

Certifique-se de que todos os interruptores do kit de desenvolvimento estão em sua posição padrão. Consulte o Guia do usuário do Kit de desenvolvimento de transceptor-SoC Intel Agilex® 7 série I para obter mais informações.

Se você estiver gerando um loopback paralelo com um exemplo de projeto VCXO externo, alternar a placa DIPSW S10.2 para a posição OFF

Essas informações atualizadas serão adicionadas em uma versão futura do Guia do usuário do exemplo de projeto do F-Tile SDI II Intel® FPGA IP.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
Kits de desenvolvimento do FPGA Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.