Aviso (13469): aviso de atribuição de HDL verilog em mbl_table_mux.sv(116): valor truncado com tamanho 24 para o tamanho correspondente do alvo (23)

Este aviso pode ser visto na Intel® Quartus® Software Prime Pro Edition versão 23.3, quando você compila um projeto contendo o Subsistema de memória Intel® FPGA IP que instancia uma Memória endereçável de conteúdo Intel® FPGA IP usando o algoritmo MBL. Isso acontece quando uma instância de Memória Endereçável de Conteúdo Intel® FPGA IP usando MBL está conectada a uma memória externa que não é grande o suficiente para segurar tabelas hash e key/result.

Esse aviso não pode ser ignorado.
Para contornar esse problema na Intel® Quartus® Software Prime Pro Edition versão 23.3, execute uma das seguintes soluções:

• Reduza o número log2 da tabela de chave/resultado
• Aumente o tamanho do seu dispositivo de memória
• Reduza a largura da chave/resultado
• Reduza o número de caixas por linha

Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.