ID do artigo: 000097179 Tipo de conteúdo: Mensagens de erro Última revisão: 10/01/2024

As interfaces de memória DDR5 ou LPDDR5 para dispositivos Intel Agilex® 5 e Intel Agilex® 7 FPGA suportam comandos de caixa de correio para todos os canais para instâncias multicanal?

Ambiente

    Software de projeto Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para Intel Agilex® 5 FPGA e Intel Agilex® 7 FPGA no Software Intel® Quartus® Prime Pro Edition versão 23.3, devoluções "GET_MEM_INTF_INFO" do comando de caixa de correio "GET_MEM_INTF_INFO" DDR5 2x16 e LPDDR5 2x16 EMIF IP 1. Todos os comandos de caixa de correio só podem acessar o CH1 da interface.

Resolução

Este aprimoramento de recursos está disponível a partir da Intel® Quartus® Prime Pro Edition Software versão 23.4

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.