ID do artigo: 000097180 Tipo de conteúdo: Mensagens de erro Última revisão: 10/01/2024

Por que eu recebo um erro ao habilitar o esquema de Intel Agilex® 7 FPGA 2 DDR4 IP em DIMM com 2 classificações na versão 23.3 do software Intel® Quartus® Prime Pro Edition?

Ambiente

    Software de projeto Intel® Quartus® Prime
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Para habilitar o Intel Agilex® 7 FPGA Scheme 2 DDR4 IP em DIMM com 2 classificações no Intel® Quartus® Software Prime Pro Edition versão 23.3, exigimos clocks CK
"Force Ranks to share One Memory Interface Clock" = True
"Posicionamento Alert_N pinos" = Alert_N em AC2
"Número mínimo de vias CA para DDR4" = 3

Resolução

Este problema foi corrigido a partir da Intel® Quartus® Software Prime Pro Edition versão 23.4

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.