ID do artigo: 000097185 Tipo de conteúdo: Mensagens de erro Última revisão: 08/09/2025

Por que eu encontro violações de temporização em caminhos de malha do núcleo ao executar™ FPGA design HBM2E IP com o clock do núcleo configurado perto da frequência de clock recomendada?

Ambiente

    Software de projeto Intel® Quartus® Prime
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com o Software Quartus® Prime Pro Edition versão 23.3, você pode encontrar violações de temporização nos caminhos da malha central quando configura o clock principal perto da frequência de clock recomendada nos projetos HBM2E IP.

Resolução

Para contornar esse problema, reduza o Fmax de 10 a 20 MHz no Software Quartus® Prime Pro Edition versão 23.3 ou tente varrer seu projeto.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.