A macro "REMOVE_SRC_NIOS" é gerenciada para aceleração de simulação quando habilitada e suportada em todos os scripts de simulação de projeto de exemplo Tile F FPGA Hard IP no Software Quartus® Prime Pro Edition versão 23.3, com exceção dos scripts de simulação Xcelium™ e Aldec Riviera.
Quando a Ethernet F-Tile FPGA Hard IP é usada fora do projeto de exemplo, é importante afirmar redefinições na inicialização e mantê-los até que os reconhecimentos sejam recebidos. Esses procedimentos não são compatíveis com as ferramentas de simulação Xcelium e Aldec Riviera.
Há limitações específicas associadas à macro 'REMOVE_SRC_NIOS':
- Ele não suporta recursos de reconfiguração dinâmica, Auto-negociação (AN) e treinamento de link (LT).
- Várias taxas com várias portas não são suportadas.
- Ao usar várias portas, elas devem ser redefinidas completamente.
Quando você trabalha com simuladores Xcelium ou Aldec Riviera, e usa a macro "REMOVE_SRC_NIOS", você pode ter problemas com pistas TX e RX que não aparecem.
Para simuladores do Xcelium e da Aldec Riviera, há uma solução alternativa para o Software Quartus® Prime Pro Edition versão 23.3 usar a macro "SRC_SPEC_SPEED_UP" em vez da macro "REMOVE_SRC_NIOS".
Para outros simuladores, as limitações e o suporte do macro "REMOVE_SRC_NIOS" para outros IPs estão programados para serem corrigidos em uma versão futura do software Quartus® Prime Pro Edition.