ID do artigo: 000097267 Tipo de conteúdo: Solução de problemas Última revisão: 06/08/2024

Por que o FPGA da Configuração via protocolo (CvP) da Configuração do Agilex™ 7 FPGA PCIe da série M excede o tempo ativo do PCIe?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Software de programação Intel® FPGA

Windows® 10, 64-bit*

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no firmware Quartus®, que consome mais tempo para configuração, o tempo ativo de link PCIe para o caso de uso do CVP de dispositivos Agilex™ 7 série M AGM032 e AGM039 pode exceder 120 ms.

Resolução

Este problema está programado para ser corrigido no Software Quartus® Prime Pro Edition 24.1.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.