ID do artigo: 000097415 Tipo de conteúdo: Mensagens de erro Última revisão: 14/05/2025

Por que eu vejo portas de entrada/saída não treinadas em pinos EMIF quando compilo o AGILEx™ 7 FPGA EMIF IP série M?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Você poderá ver as portas de entrada/saída desconstrenciadas em pinos EMIF quando compilar o AGILEx™ 7 FPGA EMIF IP série M.

Resolução

Você pode ignorar com segurança esses avisos sem restrições. Os valores de atraso para esses pinos são calibrados no tempo de execução pelo firmware EMIF e esses pinos não têm valores na Análise de temporização.

Este problema está programado para ser corrigido em versões futuras do software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.