ID do artigo: 000097417 Tipo de conteúdo: Mensagens de erro Última revisão: 18/06/2025

Por que o software Quartus® Prime Standard Edition versão 22.1 para baixo mostra "Error (165012): o pino DQS 'dpclk' tem uma configuração de atraso de pinos de clock de uso duplo, mas está limitado a um pino no local 'PIN XX' que não suport...

Ambiente

    Intel® Quartus® Prime Standard Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® Prime Standard Edition versão 22.1 para baixo, um erro é exibido ao adicionar o atraso de pinos de entrada de clock de uso duplo ao pino DPCLK do Cyclone® 10 LP FPGA.

Resolução

Isso está programado para ser corrigido em uma versão futura do software Quartus® Prime Standard Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA de baixo consumo Intel® Cyclone® 10

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.