ID do artigo: 000097468 Tipo de conteúdo: Solução de problemas Última revisão: 12/06/2025

Por que a interconexão do Platform Designer está pressionando minha interface AXI?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Todos os componentes que implementam interfaces AXI possuem configurações de capacidade de emissão ou aceitação. Sempre que a interconexão detectar um gerenciador (mestre) emitindo mais transações do que a configuração de capacidade de emissão do gerenciador, a interconexão fará um backup do gerenciador desembaraçando o AxREADY. A qualquer momento que a interconexão detectar um subordinado (slave) recebendo mais transações do que a configuração de aceitação do subordinado, a interconexão será retrocompactada descompactando o AxVALID.

Resolução

Ao criar um novo componente, certifique-se de que a emissão ou aceitação tenha sido definida corretamente no arquivo .tcl do componente para cada interface AXI. A emissão e a aceitação são geralmente definidas com base nas características do IP. Por exemplo, se o IP puder suportar apenas três leituras e quatro gravações simultaneamente, você definirá a emissão ou aceitação para 3/4/7 (leitura/gravação/total). Emissão e aceitação são definidas em termos de transações (bursts) e não em batidas individuais de uma transação.

Você pode ajustar as configurações de emissão e aceitação para componentes existentes no arquivo .tcl do componente. As interfaces do gerenciador têm as seguintes propriedades de interface: "readIssuingCapability", "writeIssuingCapability" e "combinedIssuingCapability", que definem a capacidade de leitura/gravação/emissão total no arquivo .tcl do componente. As interfaces subordinadas têm as seguintes propriedades de interface: "readAcceptanceCapability", "writeAcceptanceCapability" e "combinedAcceptanceCapability", que definem a capacidade de leitura/gravação/aceitação total no arquivo .tcl do componente.

Se desejar modificar essas configurações em componentes sem editar o arquivo .tcl do componente, você pode ajustar manualmente a emissão ou aceitação de uma interface realizando as seguintes etapas no Platform Designer:

  1. Selecione o seu componente instanciado
  2. Selecione a aba "Component Instancition" (Visualização de componentes)
  3. Selecione a interface que você deseja ajustar a capacidade de emissão/aceitação
  4. Insira uma nova capacidade de leitura, gravação e emissão ou aceitação total

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.