Devido a um problema no Software Quartus® Prime Pro Edition versão 23.3 ou anterior, você observará um erro de simulação de IP R-Tile para Compute Express Link* (CXL*) exemplo de projeto tipo 3 ao selecionar DK-DEV-AGI027RBES (kits de desenvolvimento RevB B0).
A mensagem de erro será semelhante à mostrada abaixo:
Módulo de erro[MPD] declarado anteriormente
O módulo foi declarado anteriormente em:
"xxxx/intel_rtile_cxl_top_0_ed/hardware_test_design/common/mc_top/emif_ip/emif/altera_emif_arch_fm_191/sim/altera_emif_arch_fm_bufs.sv",
18
Ele é reenviado mais tarde em:
"xxxx/intel_rtile_cxl_top_0_ed/hardware_test_design/common/mc_top/emif2_ip/emif2/altera_emif_arch_fm_191/sim/altera_emif_arch_fm_bufs.sv",
18: o token é 'altera_emif_arch_fm_bufs'
nº altera_emif_arch_fm_bufs do módulo (
Esse problema está programado para ser corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.
Para contornar esse problema, consulte a seguinte modificação da lista de arquivos:
1. Abra /sim_filelist "ed_ip_filelist.f".
2. Comente todas as linhas relacionadas ao "emif2" e execute a simulação.