ID do artigo: 000097580 Tipo de conteúdo: Mensagens de erro Última revisão: 06/10/2025

Por que o Agilex™ 7 R-Tile Compute Express Link* (CXL*) 1.1/2.0 FPGA IP falha em "Fitter" ao implementar várias instâncias?

Ambiente

    Intel® Quartus® Prime Pro Edition

OS Independent family

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.1 e anterior do Software Quartus® Prime Pro Edition, você pode observar um erro de ajuste quando dois IPs Compute Express Link* (CXL*) 1.1/2.0 FPGA R-Tile Agilex™ 7 forem instanciados em um projeto.

Erro(14566): o Fitter não pode colocar 1 componente(s) de periferia devido a conflitos com as restrições existentes (1 IOPLL(s)).

Resolução

Este problema está corrigido a partir da versão 23.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.