ID do artigo: 000097635 Tipo de conteúdo: Documentação e informações do produto Última revisão: 14/12/2023

O en_pfc_port na Ethernet IP E-Tile é um registro somente de leitura?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Guia do usuário Tile E Hard IP: Hard IP para E-Tile para Ethernet e E-Tile CPRI PHY Intel FPGA IPs (UG-20160), o registro de en_pfc_port está definido incorretamente como pronto apenas. Na verdade, é um registro de leitura de gravação para habilitar TX PAUSE ou TX PFC.

Resolução

Este problema está programado para ser corrigido em uma versão futura do UG-20160.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.