ID do artigo: 000097667 Tipo de conteúdo: Solução de problemas Última revisão: 25/06/2025

Por que às vezes vejo a configuração FPGA do HPS falhando no U-Boot/Linux em dispositivos FPGA Agilex™ 7?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema conhecido no software Quartus® Prime Pro Edition, o hash de E/S do HPS da Fase 1 pode mudar se as atribuições de E/S em bancos de E/S HPS ou bancos de E/S HPS EMIF forem atualizadas. Isso pode fazer com que o fluxo de bits de Fase 2 usado a partir da U-Boot/Linux seja incompatível com o fluxo de bits da Fase 1, resultando em erros durante a configuração FPGA do HPS.

Resolução

Altera recomenda bloquear os IOs do HPS e IOs de EMIF do HPS para evitar incompatibilidades indesejadas de fase 1 e de fluxo de fase 2. Isso está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.