Por que o Subsistema Ethernet FPGA projeto de exemplo IP para a variante F-Tile Agilex™ 7 com portas 40 GbE, 50 GbE ou 100 GbE e o parâmetro De interface do cliente definido como "MAC Avalon ST" falha em funcionar corretamente em simulação ...

Devido a um problema na versão 23.4 do software Quartus® Prime Pro Edition, o subsistema Ethernet FPGA projeto de exemplo IP para a variante F-Tile Agilex™ 7 com portas de 40 GbE, 50 GbE ou 100 GbE e o parâmetro de interface do cliente definido para MAC Avalon ST não consegue funcionar corretamente em simulação e hardware.

Para contornar esse problema, execute as seguintes etapas:

1. Abra o diretório de projetos de exemplo de <design de arquivos>/hardware_test_design/common_f/hssi_ss_f_packet_client_top.sv
2. Alterar a linha 37:
   • DE:
     • NUM_SEG de parâmetros = (CLIENT_IF_TYPE == 1) ? 'd1: (DATA_WIDTH/64),
   • PARA:
     • NUM_SEG de parâmetros = (DATA_WIDTH/64),
3. Salvar o arquivo
4. Execute novamente o projeto de exemplo em simulação ou hardware

Esse problema foi corrigido a partir da versão 24.1 do software Quartus® Prime Pro Edition.