ID do artigo: 000097694 Tipo de conteúdo: Documentação e informações do produto Última revisão: 19/12/2023

Por que o tempo de configuração para dispositivos de Intel Agilex® 7 aumenta em torno de 10% ao usar 4 blocos de transceptor (F-tile/Tile R-tile) no projeto no software Intel® Quartus® Prime Pro Edition versão 23.4?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Software de programação Intel® FPGA
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do software Intel® Quartus® Prime Pro Edition, você pode observar que o tempo de configuração para Intel Agilex® 7 dispositivos aumenta em cerca de 10% em comparação com versões anteriores ao usar 4 blocos de transceptor (F-tile/R-tile) no projeto.

Resolução

Esse problema será corrigido em uma versão futura do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.