ID do artigo: 000097725 Tipo de conteúdo: Solução de problemas Última revisão: 28/12/2023

Por que a porta tx_pll_locked falha ao afirmar sobre o IP de alta velocidade baseado em PMA Intel Agilex® 7 F-Tile após reconfigurar dinamicamente o canal para outro perfil?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.3 do software Intel® Quartus® Prime Pro Edition, a porta tx_pll_locked de um IP de alta velocidade baseado em PMA Intel Agilex® 7 F-Tile pode não afirmar após reconfigurar dinamicamente o canal para outro perfil.

Resolução

Para solucionar esse problema na Intel® Quartus® Software Prime Pro Edition versão 23.3, instale o seguinte patch:

Esse problema foi corrigido na versão 23.4 do software Intel® Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.