ID do artigo: 000097812 Tipo de conteúdo: Solução de problemas Última revisão: 26/09/2025

Por que a simulação Siemens* ModelSim* para de forma inesperada ao usar o loopback paralelo multitaxa SDI II IP sem um projeto VCXO externo?

Ambiente

    Intel® Quartus® Prime Pro Edition
    SDI II Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® Prime Pro Edition versão 23.4, o testbench ModelSim* falha ao simular o loopback paralelo de multitaxa SDI II sem um projeto VCXO externo.

Resolução

Para contornar esse problema, atualize a bancada de testes conectando a gxb_tx_reconfig_xcvr_clk à tb_test_control_rx_coreclk.

Este problema foi corrigido a partir da versão 24.1 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.