ID do artigo: 000097864 Tipo de conteúdo: Solução de problemas Última revisão: 20/02/2024

Por que o Intel Agilex® 7 sinal tx_pll_locked do dispositivo F-Tile falha ao afirmar quando OSC_CLK_1 é usado como a fonte do clock de configuração?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.3 do Intel® Quartus® Programmer, o dispositivo Intel Agilex® 7 F-Tile tx_pll_locked sinal não afirma quando o OSC_CLK_1 é usado como fonte de clock de configuração.

Resolução

Para solucionar esse problema na Intel® Quartus® Prime Pro Edition Software versão 23.3, instale o seguinte patch:

Esse problema é corrigido no Intel® Quartus® Software Prime Pro Edition versão 23.4.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.