ID do artigo: 000098099 Tipo de conteúdo: Errata Última revisão: 19/12/2024

Por que a Ethernet F-Tile FPGA Hard IP com controle de fluxo permite que você seja bloqueado do tráfego de envio quando recebe frames PFC de um parceiro de link?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 23.4 e anteriores, a FPGA Hard IP do F-Tile com controle de fluxo habilitado está bloqueada do envio de tráfego quando recebe frames PFC (Controle de fluxo baseado em prioridade) do parceiro de link.

O tráfego geralmente é bloqueado quando o parâmetro Stop TX traffic quando o parceiro de link envia uma pausa na GUI IP é definido como Sim. Aqui, você pode ver o_tx_ready indo baixo, levando ao bloqueio de tráfego.

Resolução

Este problema foi corrigido a partir da versão 24.1 do software Quartus Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.