ID do artigo: 000098201 Tipo de conteúdo: Solução de problemas Última revisão: 22/11/2024

Por que o 2D-FIR II (preparado para 4K) FPGA núcleo IP retorna dados inesperados entre duas amostras de saída em simulação ao usar o SIEMENS* QuestaSim*?

Ambiente

    Software de projeto Intel® Quartus® Prime
    2D-FIR II (preparado para 4K) Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema com a criptografia do 2D-FIR II (pronto para 4K) FPGA arquivos de simulação de IP para SIEMENS* QuestaSim*, dados desconhecidos serão vistos entre dois dados de saída consecutivos ao simular o 2D-FIR II (pronto para 4K) FPGA IP.

Este problema não afeta a operação no hardware.

Resolução

Não existe solução alternativa para esse problema de simulação.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 11 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Arria® II
FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® IV
FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Intel® MAX® 10
FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Stratix® IV
FPGAs Stratix® V

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.