Por que o Ethernet IP E-Tile para Agilex™ 7 FPGA Design Example gera erros durante a compilação?

Devido a um problema no software Quartus® Prime Pro Edition v23.2, a falha na compilação acontecerá após gerar o Ethernet IP E-tile para Agilex™ 7 FPGA Exemplo de projeto com as seguintes opções:

1. Definir variante do núcleo como qualquer outra opção além da reconfiguração dinâmica;
2. marque a caixa de seleção ANLT ;
3. Definir variante do núcleo para reconfiguração dinâmica;
4. gerar o exemplo de projeto;

A compilação falhará com as seguintes mensagens de erro:

Erro(13264): Não é possível resolver vários drivers constantes para rede "sl_csr_rst_dr_cpu[3]" em ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv(2284)

Erro(13265): Driver constante em ex_100G_alt_ehipc3_fm_2410_zfihiqq.sv (3715)

Erro (16186): não é possível elaborar a hierarquia de usuário de alto nível

Erro: falha no fluxo: ERRO: Falha na verificação de partição "|"

Para contornar esse problema, certifique-se de permitir que o ANLT não seja definido antes de definir a Variante do núcleo para reconfiguração dinâmica e, em seguida, gerar projeto de exemplo.

As opções permitem que o ANLT e a Reconfiguração Dinâmica sejam mutuamente exclusivos e não devem ser habilitadas ao mesmo tempo.

Este problema foi corrigido na versão 24.1 do Software Quartus® Prime Pro Edition.