ID do artigo: 000098230 Tipo de conteúdo: Solução de problemas Última revisão: 23/04/2024

Por que o exemplo de design Ethernet de velocidade tripla Tile F FPGA IP permite uma adaptação automática de RX?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de velocidade tripla Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do software Quartus® Prime Pro Edition, a adaptação automática do RX é habilitada automaticamente no exemplo de projeto gerado pela Ethernet de velocidade tripla F-Tile FPGA IP.

De acordo com a AN 969: Diretrizes de ajuste do PMA Tile F, as seguintes são as diretrizes para a adaptação automática RX:

"Para aplicativos com uma taxa de dados mais baixa que geralmente usam dados não codificados, por exemplo, CPRI 6 Gbps e inferiores, DisplayPort de menos de 8 Gbps, é possível desativar a adaptação automática. Isso ocorre porque, para essas aplicações de dados não otimizadas, o DFE pode ter um desafio para convergir e, portanto, introduzir erros ou resultar em degradação do desempenho se a adaptação automática estiver ON."

Resolução

Para contornar esse problema, modifique o arquivo Arquivo de Configurações do Quartus® (.qsf) do exemplo de projeto gerado para ignorar a adaptação automática RX de acordo com a seção "FGT PMA Settings" na arquitetura F-Tile e no Guia do usuário pma e FEC Direct PHY IP.

Esse problema foi corrigido a partir da versão 24.1 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.