ID do artigo: 000098232 Tipo de conteúdo: Solução de problemas Última revisão: 25/03/2024

Ao executar testes de loop de desativação de desativação de link com o R-Tile Avalon® Streaming FPGA IP para PCI Express*, por que o sistema host reporta falhas no polling.Active timeout?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no R-Tile Avalon® Streaming FPGA IP para PCI Express*, os sistemas Host podem relatar falhas no polling.Active timeout ao executar testes de loop com LTSSM Link. Esta falha está limitada à porta 0 do ip Avalon® de streaming FPGA Avalon® R-Tile para PCI Express*.

Resolução

Este problema não tem implicação funcional, e não está previsto para ser corrigido em uma versão futura do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.