ID do artigo: 000098305 Tipo de conteúdo: Solução de problemas Última revisão: 10/06/2025

Por que tenho grande periferia para violações de cronometragem do núcleo no meu projeto FPGA Agilex™ 5?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do Software Quartus® Prime Pro Edition, você pode ver grandes violações de temporização nos caminhos de um registro em uma Célula de IO para um registro no núcleo. O problema ocorre porque a ferramenta subestima o atraso entre a periferia e o núcleo.

Esse problema só ocorre em projetos direcionados ao FPGA dispositivos Agilex™ 5.

Resolução

Para contornar esse problema, use uma Região de bloqueio lógico para restringir o(s) registro(s) de núcleo(s) perto da Célula de E/S. Soluções alternativas estão usando um tempo excessivo ou aumentando o esforço do fitter.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.