ID do artigo: 000098343 Tipo de conteúdo: Compatibilidade Última revisão: 18/03/2024

Por que o controlador SPI HPS falha ao suportar a transferência contínua de dados?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a uma limitação conhecida, o controlador SPI DE HPS não pode suportar a transferência contínua de dados.

  1. Quando o controlador SPI HPS atua como um SPI primário e transfere mais de um quadro, ele sempre alterna SSx_N entre cada quadro; ele não pode fazer com que o SSx_N permaneça baixo durante o período de transmissão.
  2. Quando o controlador SPI HPS atua como um SPI secundário e recebe mais de um quadro, o SPI primário emparelhado deve alternar SS_N entre cada quadro. Caso contrário, apenas o primeiro quadro seria gerenciado pelo SPI secundário do HPS.

Resolução

Quando o controlador SPI HPS funciona como um primário, e o SPI secundário pareado requer a SS_N para manter-se baixo durante a transferência, um GPIO HPS pode ser usado como SS_N em vez das SS_N do controlador SPI. O software GPIO do HPS pode fazer com que o GPIO permaneça baixo durante todo o período de transferência.

Quando o controlador SPI HPS funcionar como um secundário, o SPI combinado deve transferir os quadros um por um com SS_N alternado entre cada quadro.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Cyclone® V e FPGAs SoC

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.