ID do artigo: 000098396 Tipo de conteúdo: Documentação e informações do produto Última revisão: 17/04/2024

A terminação diferencial em chip é sempre habilitada ao usar os pinos de UIB_PLL_REF_CLK em dispositivos Stratix® 10 MX?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Sim, ao usar os UIB_PLL_REF_CLK pinos nos dispositivos Stratix® 10 MX, a terminação diferencial em chip sempre será habilitada e não pode ser desabilitada.

Resolução

Essas informações serão adicionadas à documentação do Stratix® 10 no futuro.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGA Intel® Stratix® 10 MX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.