ID do artigo: 000098407 Tipo de conteúdo: Solução de problemas Última revisão: 12/11/2024

Por que eu medi o jitter alto no pino "rx_clkout" do F-Tile PMA/FEC Direct PHY FPGA IP ou PMA/FEC Multirate direta FPGA VARIANTE IP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do Software Quartus® Prime Pro Edition, a tremulação maior do que o esperado pode ser medida no pino rx_clkout do IP PMA/FEC Direct PHY FPGA F-Tile ou nos núcleos DE IP PMA/FEC Direct Multirate FPGA F-Tile quando o CDR estiver configurado como modo de bloqueio para referência .

Resolução

Não há solução alternativa para este problema.

Este problema foi corrigido na versão 24.2 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.