ID do artigo: 000098418 Tipo de conteúdo: Mensagens de erro Última revisão: 23/05/2025

Erro (13264): não é possível resolver vários drivers constantes para a rede "n1"

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no software Quartus® Prime Pro Edition versão 23.4, você pode ver esta mensagem de erro quando tiver um arquivo HDL Verilog/System Verilog que mapeia portas de entrada para valores com decimais diretos. Por exemplo: .input_signal ( 1 ).

Resolução

Para contornar esse problema, mude o valor decimal direto para "base< validação> sintaxe. Por exemplo: alteração . input_signal de 1º a .input_signal ( 'b1).

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.