ID do artigo: 000098422 Tipo de conteúdo: Errata Última revisão: 16/06/2025

Por que o simulador Cadence Xcelium* falha ao usar IP de reconfiguração dinâmica com PTP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, as IPs de reconfiguração dinâmica F-Tile Agilex™ 7 com PTP podem mostrar erros ao usar o simulador Cadence Xcelium*, semelhante ao erro mostrado abaixo:

xmelab: *E, CUVIMG (.. /hardware_test_design/support_logic/eth_f_hw_auto_tiles.sv,23321|341): nome implícito não permitido em nome hierárquico.

Resolução

Não há nenhuma solução alternativa.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.