ID do artigo: 000098475 Tipo de conteúdo: Mensagens de erro Última revisão: 29/03/2024

Por que eu vejo um erro ao colocar o IOPLL upstream a dois bancos de distância da IOPLL downstream ao usar o IOPLL em cascata com o Agilex™ 7 série F e série I?

Ambiente

    IOPLL Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Ao colocar um IOPLL upstream em dois sub-bancos de E/S longe da IOPLL downstream ao usar iOPLL em cascata com o Agilex™ 7 série F e série I, o Software Quartus® Prime Pro Edition emitirá o seguinte erro:

Erro(14566): o Fitter não pode colocar 1 componente(s) de periferia devido a conflitos com as restrições existentes (1 IOPLL(s)).

Corrija os erros descritos nas sub-mensagens e execute novamente o Fitter.

O banco de dados de conhecimento FPGA também pode conter artigos sobre como resolver essa falha de posicionamento de periferia. Analise os erros e visite o banco de dados de conhecimento no https://www.intel.com/content/www/br/pt/support/programmable/kdb-filter.html e procure por este número de mensagem de erro específico.

Resolução

Confie no software Quartus® Prime Pro Edition para validar qualquer esquema implementado.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.