ID do artigo: 000098481 Tipo de conteúdo: Solução de problemas Última revisão: 12/06/2025

Por que o erro de link up é visto na simulação usando a Ethernet F-Tile Intel® FPGA Hard IP ou a Intel® FPGA IP multitaxa Ethernet F-Tile quando o FAST SIM comutadores com UX_CLOCK_DRIFT_CORRECTION macro é habilitado?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 ou anterior do software Quartus® Prime Pro Edition, você pode ver um erro de link-up na simulação usando o Tile F Ethernet Hard IP ou o IP multirate Ethernet F-Tile quando o FAST SIM muda com a macro UX_CLOCK_DRIFT_CORRECTION está habilitada.

Resolução

A solução alternativa para esse problema é a remoção de comutadores FAST SIM com a macro UX_CLOCK_DRIFT_CORRECTION do projeto.

Este problema foi corrigido a partir da versão 24.2 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.