ID do artigo: 000098506 Tipo de conteúdo: Errata Última revisão: 13/06/2025

Por que eu obtenho uma perda de link após aplicar uma reinicialização suave e antes de o_rx_pcs_ready está disponível no Hard IP Ethernet F-tile Agilex™ 7?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um comportamento inesperado na variante Ethernet F IP 25G Agilex™ 7 F-tile, há uma incompatibilidade de frequência entre o_clk_rec_div e o_clk_revc_div64. Assim, você observará uma perda no link para uma sequência de cyreset de clock e antes da o_rx_pcs_ready está disponível na variante Ethernet F-Tile Agilex™ Hard IP 25 G.

Resolução

Este problema foi corrigido a partir da versão 24.2 do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.