O erro de ajuste mostrado abaixo será visto ao usar o software Quartus® Prime Pro Edition versão 24.1 ao colocar o pino(s) do clock de referência ou pino RZQ em um subsistema diferente do que o MIPI Agilex™ 5 D-PHY FPGA IP foi colocado.
Erro(14566): o Fitter não pode colocar 1 componente(s) de periferia devido a conflitos com as restrições existentes (1 IOPLL(s)). Corrija os erros descritos nas submessões e execute novamente o Fitter. O FPGA banco de dados de conhecimento também pode conter artigos com informações sobre como resolver essa falha de posicionamento de periferia. Analise os erros e visite o banco de dados de conhecimento no https://www.intel.com/content/www/br/pt/support/programmable/kdb-filter.html e procure por este número de mensagem de erro específico.
Erro (175001): o Fitter não pode colocar 1 IOPLL, que está dentro da dphy_dut_dphy de Componentes Genéricos.
Para contornar esse problema, defina o tipo de entrada do clock de referência para não equilibrado em seu arquivo de configurações do Quartus® (.qsf).
Mostrado abaixo está um exemplo da atribuição necessária para o exemplo de projeto gerado pelo MIPI Agilex™ 5 D-PHY FPGA IP.
set_instance_assignment -name PLL_REFCLK_INPUT_TYPE NOT_BALANCED -to *dphy_core_inst|clk_rst|pll_gen[*].iopll_wrap_inst|iopll_inst -entity ed_synth