Por que eu vejo resultados de taxa de transferência inesperados ao executar o exemplo de projeto Ethernet de velocidade tripla F-Tile FPGA IP?

Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, o exemplo de projeto Ethernet de velocidade tripla de Tile F FPGA IP para o exemplo de projeto MAC Ethernet 10/100/1000 com PCS 1000BASE-X/SGMII 2XTBI com variante de transceptor FGT F-Tile, o ff_tx_clk e o ff_rx_clk devem ser definidos para 100 MHz para a variante FIFO de 32 bits. Ainda assim, esta atualização não se refletiu nos scripts TCL usados para cálculo de taxa de transferência. Consequentemente, discrepâncias de cálculo de taxa de transferência inesperadas podem ocorrer ao executar o exemplo de projeto de Ethernet de velocidade tripla F-Tile FPGA IP para o exemplo de projeto MAC Ethernet 10/100/1000 com 1000BASE-X/SGMII 2XTBI PCS com variante do transceptor FGT F-Tile.

Para contornar esse problema na versão 24.1 do software Quartus® Prime Pro Edition, execute as seguintes etapas:

1. Goto , o diretório de projetos de exemplo do <design, goto, >/hardware_test_design/hwtest/agx/2xtbi_pma/traffic_controller/mon
2. Abra o arquivo mon_inc.tcl em um editor de texto adequado.
3. Altere a seguinte linha[Linha 90] no arquivo tcl.

DE:

definir THRUPUT [formato %2.2f [expr {1,25*$SUMBYTES/$SUMCYCLES}]]

PARA:

definir THRUPUT [formato %2.2f [expr {1.00*$SUMBYTES/$SUMCYCLES}]]

4. Salve o arquivo.

5. Execute oexemplo de design do hardware usando os arquivos de script modificados no System Console.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.