Devido a um problema na versão 23.4 do Software Quartus® Prime Pro Edition, aparecerá o seguinte erro ao gerar exemplo de projeto SDI II FPGA IP ao selecionar a opção de placa para o Kit de desenvolvimento personalizado:
Erro Tcl: ERRO: O valor "OSC_CLK_1_" para atribuição de "DEVICE_INITIALIZATION_CLOCK" é ilegal. Especifique um valor legal.
Para contornar esse problema, siga as seguintes etapas abaixo:
Para o dispositivo Agilex™ 7:
Os usuários podem selecionar a opção Sem Kit de desenvolvimento em vez do Kit de desenvolvimento personalizado.
O projeto gerado permanecerá o mesmo, mas o usuário deve atualizar a atribuição de PIN no arquivo QSF.
Para um dispositivo Stratix® 10:
Os usuários podem selecionar a opção Sem Kit de desenvolvimento em vez do Kit de desenvolvimento personalizado.
O usuário é obrigado a atualizar a atribuição de PIN e incluir a seguinte atribuição no arquivo QSF:
set_instance_assignment -nome IO_STANDARD "1,8 V" para <destinação>
set_instance_assignment -nome CURRENT_STRENGTH_NEW DEFAULT -to <destinação>
set_instance_assignment -nome SLEW_RATE 1 -para <destinação>
Este problema está corrigido a partir da versão 24.1 do Software Quartus® Prime Pro Edition.