Por que eu vejo o erro do verificador durante a simulação do Interlaken (2ª Geração) FPGA exemplo de design IP para variantes VHDL visando dispositivos Agilex™ 7 FPGA com o ModelSim* - FPGA Edition SE 2023.4 ou Questa*- FPGA Edition?

Você pode ver a seguinte mensagem de erro durante a simulação do Interlaken (2ª Geração) FPGA exemplo de design IP para variantes VHDL visando dispositivos FPGA Agilex™ 7 com ModelSim* - FPGA Edition SE 2023.4 ou Questa*- FPGA Edition.

# ________________________________________________________________# 	 INFO: comece a transmitir pacotes
# __________________________________________________________
# 
# 
hora:            329910000, contagem          de erros do verificador 1
# __________________________________________________________
# 	 INFO: pare de transmitir pacotes
# __________________________________________________________
# 
# 
# __________________________________________________________
# 	 INFO: Verificando as estatísticas
de pacotes# __________________________________________________________
# 
# 
tempo:            344203333 contagem         de erros do verificador 25
# 		 CRC24 erros relatados:      0
# 		 SOPs transmitidos:         100
# 		 EOPs transmitidos:         100
# 		 SOPs recebidos:            100
# 		 EOPs recebidos:            100
# 		 ECC contagem de erros:            
Nº __________________________________________________________
# 	 INFO: Teste __________________________________________________________ falha 
# 
#

Para solucionar esse problema, use o ModelSim* - FPGA Edition SE 2023.2.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.