ID do artigo: 000098645 Tipo de conteúdo: Solução de problemas Última revisão: 18/04/2024

Por que a IU e a MEM_DQ_FREQ_PS estão configuradas para "tCK" em *_ip_parameters.dat?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Interfaces de memória externa Intel® Stratix® 20 FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 ou anterior do Software Quartus® Prime Pro Edition, ou anterior, o valor da interface do usuário e MEM_DQ_FREQ_PS estão incorretamente configurados para tCK no ARQUIVO *_ip_parameters.dat gerado pela IP de Interfaces de Memória Externa (EMIF) em projetos destinados ao Agilex™ 7 FPGA série F e dispositivos Agilex™ 7 FPGA série I.

IU .param = 0,625

TCK .param = 0,625

MEM_DQ_FREQ_PS .param = 625,0

Resolução

Usar IU = 1/2 tCK ao avaliar olho-WR e olho RD.

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7 série F
FPGAs e FPGAs SoC Intel® Agilex™ série I

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.