Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, o Resumo de encerramento de cronometragem do Design Assistant sinaliza o IP FPGA IP MIPI Agilex™ 5 com as mensagens de aviso conforme mostrado abaixo para determinadas combinações de frequência de clock de referência e taxa de bits operacional.
Aviso (332060): Nó: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg foi determinado como um clock, mas foi encontrado sem uma atribuição de clock associada.
Info(13166): Register dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~mcntr_reg pll_gen está sendo cronometrado pelo dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~ncntr_reg
Aviso(332060): Nó: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg foi determinado como um clock, mas foi encontrado sem uma atribuição de clock associada.
Info(13166): Node dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst |out_clk_periph0 está sendo cronometrado pelo dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c0cntr_reg
Aviso (332060): Nó: dut|dphy|dphy|arch|dphy_inst|dphy_core_inst| clk_rst |pll_gen[0].iopll_wrap_inst| iopll_inst~c1cntr_reg foi determinado como um clock, mas foi encontrado sem uma atribuição de clock associada.
Info(13166): Node dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1 está sendo cronometrado pelo dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst~c1cntr_reg
Aviso (332088): Não existem caminhos entre o alvo do clock "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst pll_gen clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|| out_clk_periph0" do clock "mipi_u0_PHY_CLK_0" e sua fonte de clock. Assumindo a latência do clock de fonte zero.
Aviso (332088): Não existem caminhos entre o alvo do clock "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst clk_rst| pll_gen[0].iopll_wrap_inst|iopll_inst|out_clk_periph1" do clock "mipi_u0_PHY_CLK_SYNC_0" e sua fonte de clock. Assumindo a latência do clock de fonte zero.
Aviso (332088): Não existem caminhos entre o alvo do clock "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst|vco_clk_periph" do clock "mipi_u0_PLL_VCO_CLK_0" e sua fonte de clock. Assumindo a latência do clock de fonte zero.
Aviso (332088): Não existem caminhos entre o alvo do clock "dut|dphy|dphy|arch|dphy_inst|dphy_core_inst|clk_rst|pll_gen[0].iopll_wrap_inst|iopll_inst||vco_clk[0]" do clock "mipi_u0_PLL_VCO_CPA_CLK_0" e sua fonte de clock. Assumindo a latência do clock de fonte zero.
Esses avisos de Resumo do Design Assistant não afetam a análise geral de cronometragem do Software Quartus® Prime Pro Edition, pois o atraso de caminho é comum tanto para os caminhos de clock de inicialização quanto de travamento.
Não há nenhuma solução alternativa no Software Quartus® Prime Pro Edition versão 24.1.
Este problema foi corrigido na versão 24.3 do Software Quartus® Prime Pro Edition.