Para uma ligação PCIe em um banco de transceptor, existem dois pinos em bancos HVIO com função opcional como ponto de perst para o link PCIe.
Você pode conectar o NÚMERO PERST a qualquer um dos pinos de reinicialização. Para o pino de reinicialização não utilizado como nº PERST, ele pode ser usado como um sinal HVIO genérico.
Por exemplo, se o pino PIN_PERST_N_CVP_L1A_0 no Banco 5A for atribuído como PERST# para o link PCIe no Bank L1A, o pino PIN_PERST_N_CVP_L1A_1 no Bank 5B pode ser atribuído como um sinal HVIO genérico.
Devido a um problema nos dispositivos ES, atribuindo qualquer um dos dois pinos de reinicialização como PERST# não redefine o link PCIe.
Para contornar esse problema, conecte o Nº PERST à porta i_gpio_perst0_n do GTS AXI Streaming FPGA IP para PCI Express, ligue a porta p0_pin_perst_n_i à lógica alta. Atribua a porta i_gpio_perst0_n a qualquer um dos pinos de reinicialização no banco HVIO correspondente. Os outros pinos de redefinição não usados como PERST# podem ser conectados como um sinal HVIO genérico. O i_gpio_perst0_n libera apenas o transceptor PCIe HIP e GTS da redefinição após FPGA entrar no modo de usuário. Assim, o CvP não é suportado e pode não atingir o estado de 1/2 L0 da Geração dentro de 100 ms após a desativação do PERST# durante a reinicialização a frio.
Em uma versão futura do software Quartus Prime Pro Edtion, você pode conectar o PERST# à porta p0_pin_perst_n_i (atribuir a um dos locais de redefinição de pinos no banco HVIO). No entanto, o outro pino de reinicialização no HVIO não pode ser conectado na PCB. Essas limitações serão fixas em dispositivos de produção.