Devido às especificações atuais, uma PI DCFIFO pode gerar sinais de controle inesperados durante a redefinição usando o sinal aclr. Por exemplo, quando o sinal rdempty indica alto para o vazio antes de redefinir um IP DCFIFO, o rdempty pode gerar baixa saída assíncrono por um momento durante a reinicialização e depois voltar para alto.
Conforme as notas 22 e 24 dizem em 1,7. Guia do usuário do Ip Clear síncrono FIFO e assíncrono do guia do usuário, mesmo que o sinal aclr seja sincronizado com o clock de gravação ou o clock de leitura, afirmando que o sinal de aclr ainda afeta todos os sinalizadores de status de forma assíncronos. Os sinalizadores de status significam vazio, wrempty, rdempty, completo, wrfull, rdfull, usedw, wrusedw, e rdusedw. Como esses sinais são saída a partir de lógica combinacional, redefinir o IP pode causar falhas nesses sinais. Sua lógica de usuário conectada ao DCFIFO pode receber statuss inesperados durante a operação de reinicialização.
Projemine a lógica do usuário conectada ao DCFIFO IP, considerando um caso em que o DCFIFO gerar sinais de status inesperados de forma assíncronos durante a reinicialização.
Por exemplo, você pode adicionar registros aos sinais de status e redefinir os registros durante a operação de redefinição para evitar receber statuss inesperados.