ID do artigo: 000098734 Tipo de conteúdo: Solução de problemas Última revisão: 23/05/2025

Por que a variante F-Tile PMA/FEC Direct PHY FPGA IP falha® a Geração lógica com o Habilite a transferência de largura dupla TX e habilita os parâmetros de transferência de largura dupla RX selecionados, e a opção de modo FIFO da interface ...

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do Software Quartus® Prime Pro Edition, o PMA/FEC Direct PHY FPGA IP Tile F falhará ao passar a Geração lógica de suporte do Quartus® quando a transferência Enable TX double width e Enable RX double width transfer parameters for selected, e o modo FIFO da interface do núcleo RXestiver definida como Elástica?

Resolução

Não há solução alternativa para este problema.

Esse problema foi corrigido a partir da versão 24.3 do Software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs e FPGAs SoC Intel® Agilex™ 7

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.