ID do artigo: 000098794 Tipo de conteúdo: Solução de problemas Última revisão: 13/06/2025

Por que a associação de portas "[VITAL_NO_PORT_ON_TGEN] ausente" está marcada em simulação de VHDL para GTS AXI Streaming IP para PCI Express*?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A mensagem de aviso existe porque um sinal de temporização genérico "tpd_datainglitch_dataout" é usado sem uma porta conduzindo-o.

Esse aviso pode ser ignorado com segurança durante a simulação.

Resolução

Este problema será corrigido em uma versão futura do software Quartus® Prime Pro Edition.

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.