ID do artigo: 000098795 Tipo de conteúdo: Solução de problemas Última revisão: 16/06/2025

Por que o GTS AXI Streaming FPGA IP para PCI Express* não consegue se conectar na simulação com o Synopsys VIP?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 23.4 do Software Quartus® Prime Pro Edition e em diante, você poderá observar uma falha na conexão PCIe no GTS AXI Streaming FPGA IP para simulação de PCI Express* com o Synopsys VIP.

Resolução

Para contornar esse problema, bypass EQ fase 2 e fase 3, definindo "1" para os 2 registros seguintes na bancada de testes.

  • intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrltop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen3_eq_phase23_disable
  • intel_pcie_gts_inst.gen_sm_qhip.u_sm_qhip.sm_pcie_hal_top_inst.pcie_hal_top.pcie_phip_hal_ctrtop_x4.pcie_phip_hal_ctrltop.phip_pcie_ctrrltop_x4.sf_rtl_ncrypt_inst.sf_rtl_inst.u_core4.u_ip.u_dwc.u_DWC_pcie_core.u_cx_pl.u_smlh.u_smlh_ltssm.cfg_gen4_eq_phase23_disable

Esse problema só acontece na simulação, mas não no hardware.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.