ID do artigo: 000098815 Tipo de conteúdo: Solução de problemas Última revisão: 16/05/2025

Por que a leitura ou gravação da ponte FPGA para o HPS nos dispositivos FPGA Agilex™ 5 FPGA falha?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O hardware FPGA-para-HPS Bridge (F2H) dos dispositivos FPGA Agilex™ 5 atualmente suporta AXI5, ACE-lite e AXI4. No entanto, alguns sinais não estão vinculados adequadamente, resultando em transações mal sucedidas.

Resolução

Para contornar esse problema, use o software Quartus® Prime Pro Edition versão 24.1 e instale os patches abaixo, o que configurará os sinais AXI apropriados para permitir transações bem-sucedidas em toda a ponte F2H.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.