ID do artigo: 000098873 Tipo de conteúdo: Errata Última revisão: 27/05/2024

Por que o IP eCPRI FPGA é incapaz de ser executado no hardware usando Stratix® 10 E-Tile com o processador Nios® V para FPGA e ativar a função de interworking (IWF)?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão eCPRI FPGA IP 3.0.2 no projeto de exemplo, você pode descobrir que há um erro exibido na transação de 10 G após alterar o processo de reconfiguração dinâmica de 25 G para 10 G.

Resolução

Este problema está programado para ser corrigido em uma versão futura do software Quartus® Prime Pro Edition.

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGA Intel® Stratix® 10 DX
FPGA Intel® Stratix® 10 MX
FPGA Intel® Stratix® 10 TX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.