ID do artigo: 000098879 Tipo de conteúdo: Solução de problemas Última revisão: 20/05/2024

Por que eu vejo violações mínimas de largura de pulso ao usar o recurso Enable refclock to core no GTS PMA/FEC Direct PHY FPGA IP em dispositivos Agilex™ 5 ao usar o Software Quartus Prime Pro Edition versão 24.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema no Software Quartus® Prime Pro Edition versão 24.1, usar o recurso Enable refclock to core no recurso GTS PMA/FEC Direct PHY FPGA IP para dispositivos Agilex™ 5 pode resultar em uma violação de largura de pulso mínima.

Resolução

A sincronização do recurso Habilitar refclock para o núcleo em dispositivos Agilex™ 5 é preliminar no Software Quartus® Prime Pro Edition versão 24.1. É seguro ignorar essa violação.

Este problema será corrigido em uma versão futura do software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.