ID do artigo: 000098880 Tipo de conteúdo: Solução de problemas Última revisão: 17/06/2025

Por que as transações simuladas Avalon® Memory Mapped levam até 16us para ser concluídas no GTS PMA/FEC Direct PHY FPGA IP para os dispositivos FPGA Agilex™ 5 ao usar o Software Quartus® Prime Pro Edition versão 24.1?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, as transações simuladas Avalon® Memory Mapped podem levar até 16us para serem concluídas no GTS PMA/FEC Direct PHY FPGA IP para dispositivos Agilex™ 5.

O silício Agilex™ 5 não apresenta esse problema.

Resolução

Não há nenhum plano para corrigir este problema no Software Quartus® Prime Pro Edition.

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.