ID do artigo: 000098905 Tipo de conteúdo: Errata Última revisão: 12/06/2025

Por que um erro de ajuste acontece quando dois PLLs de sistema são usados no mesmo banco de transceptores do FPGA Agilex™ 5?

Ambiente

    Intel® Quartus® Prime Pro Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 24.1 do Software Quartus® Prime Pro Edition, você pode ver um erro de ajuste abaixo quando vários IPs de protocolo diferentes e dois PLLs de sistema são implementados em um único banco de transceptor GTS.

Aviso crítico: não foi possível encontrar o clock XCVR para my_directphy_inst_1|my_directphy|g1.n.sys[0].n_channel_superset_ip_inst|n_channel_superset_top_wrapper|hal_top_wrapper_inst|hal_top_ip|one_lane_inst_0|one_lane_inst|hal_top_ip||one_lane_inst|hal_top_ip||one_lane_inst hal_top_p0|pldif_hal_top_inst|pldif_hal_top|pldif_hal_coreip_inst|gen_sm_ch4_pldif_inst.ch4_pldif_inst|x_std_sm_hssi_pld_chnl_dp_0 o_hio_user_tx_clk1_clk

Erro (332000): ERROR: Argument <node_object> é um filtro de objeto que não corresponde a nenhum objeto. Especifique que um corresponde a apenas um objeto.

Resolução

Não há solução alternativa para casos em que tanto protocolos PCIe como não PCIe são usados no mesmo banco de transceptores e cada um requer um PLL do sistema.

Este problema foi corrigido a partir da versão 24.2 do software Quartus® Prime Pro Edition.

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.